|
7月～8月培训计划
2006-07-25 09:44:07
| EDA公司 |
培训项目 |
时间(天) |
设计软件 |
具体时间 |
| Mentor |
Mentor Graphics FPGA软件培训 |
2 |
FPGA Advantage
HDL Designer Series
ModelSim
Precision Synthesis |
7.26-7.27 |
| Mentor |
modelsim |
1 |
|
7.28 |
| Cadence |
Virtuoso Analog Design Environment |
4 |
Cadence® Design Framework II
OCEAN
Virtuoso® Schematic Editor
Virtuoso® Layout Editor
LVS
LPE
Verilog-A simulator
Virtuoso® Spectre Circuit Simulator
Virtuoso® Analog Circuit Optimizer Option
Virtuoso® Analog Corners Analysis Option
Virtuoso® Analog Design Environment |
7.31-8.3 |
| Synopsys |
Design Compiler |
3 |
Design Compiler XG 2004.12
Design Vision XG 2004.12 |
8.7-8.9 |
| Cadence |
SoC Encounter XL RTL-to-GDSII Hierarchical Flow |
1 |
SoC Encounter XL |
8.15 |
由于培训计划人数有限，请贵公司根据培训的时间填写参加人数（按附件格式）并尽快回复我们，我们将作出妥善的安排。培训费用由我中心支付，食宿及交通费用自理。 谢谢！
联系人：张晨
地址：福州软件园A区31号楼福建集成电路设计中心
E－mail：fjicc@163.com
电话：87382529 13599068863 87382515（传真）
福建省集成电路设计中心培训部
2006-7-25
|
